(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2000-31434

(P2000-31434A)

(43)公開日 平成12年1月28日(2000.1.28)

(51) Int.Cl. ⁷		識別記号	F I			テーマコート*(参考)
H01L	27/108		H01L	27/10	6 2 1 Z	
	21/8242			27/04	С	
	27/04			27/10	6 5 1	
	21/822					

審査請求 有 請求項の数4 OL (全 8 頁)

(21)出願番号

特願平11-196620

(62)分割の表示

特願平11-163061の分割

(22)出願日

平成4年6月9日(1992.6.9)

(71)出顧人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72) 発明者 加藤 晃次

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

(74)代理人 100093388


弁理士 鈴木 喜三郎 (外2名)

(54) 【発明の名称】 半導体装置

(57)【要約】

【目的】 誘電体が二つの電極によって挟まれた構造を 有するキャパシタが、能動素子の形成された同一半導体 基板上に集積された半導体装置において、キャパシタの 占有面積を縮小し、誘電率等のキャパシタ特性の、印加 電圧方向による差異を無くし、さらに製造工程を削減す ることによって、高密度・高性能な半導体装置を低コス トに提供する。

【構成】 キャパシタの誘電体と電極の接する面が、半 導体基板に垂直であり、また、キャパシタの電極が2つ 同時に、しかも誘電体より前に形成され、また、誘電体 の全部もしくは一部が配線層より上の層でボンディング ・パッド以外の部分を覆う。



【特許請求の範囲】

【請求項1】 誘電体が二つの電極によって挟まれた構 造を有するキャパシタが、能動素子の形成された同一半 導体基板上に集積された半導体装置において、前記二つ の電極の有するキャパシタンスに寄与する面のうち全 て、もしくは一部が、半導体基板の主面と垂直、もしく は45度以上の角をなして配置されていることを特徴と する半導体装置。

1

誘電体が二つの電極によって挟まれた構 【請求項2】 造を有するキャパシタが、能動素子の形成された同一半 10 導体基板上に集積された半導体装置の製造方法におい て、前記二つの電極となる薄膜を形成する工程と、前記 薄膜をエッチングして前記二つの電極を同時に形成する 工程と、その後、前記誘電体を形成する工程とを含むこ とを特徴とする半導体装置の製造方法。

【請求項3】 誘電体が二つの電極によって挟まれた構 造を有するキャパシタが、能動素子の形成された同一半 導体基板上に集積された半導体装置において、前記誘電 体の全部、もしくは一部が、前記半導体基板上に形成さ れた配線層の、ボンディング・パッド以外の領域の全 部、もしくは一部を覆うことを特徴とする半導体装置。

【請求項4】 前記誘電体が、ペロブスカイト型の結晶 構造を持つセラミックスであることを特徴とする請求項 1及び請求項3記載の半導体装置。

【請求項5】 前記ペロブスカイト型の結晶構造を持つ セラミックスが、チタン酸ジルコン酸鉛(Pb(Ti_xZr_{1-x}) O3)、ランタン含有のチタン酸ジルコン酸鉛 ((Pb_{1-y}La y)(TixZr1-x)03)、チタン酸ストロンチウム(SrTi 03)、チタン酸ストロンチウムバリウム ((Sr_{1-y}Ba_y)Ti 03) のうち何れかを主たる成分とすることを特徴とする 30 って挟まれた構造を有するキャパシタが、能動素子の形 請求項1及び請求項3記載の半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、主に、キャパシタを有 する半導体装置、特に半導体記憶装置の構造、及びその 製造方法に関する。

[0002]

【従来の技術】従来のキャパシタが半導体基板上に集積 された半導体装置としては、ダイナミック・ランダム・ アクセス・メモリ(DRAM)等が実用化されており、 また、最近ではMOS型半導体装置に、強誘電体膜を積 層した構造の不揮発性メモリがインターナショナル・エ レクトロン・デバイセズ・ミーティング (IEDM), 87、850頁-851頁に提案されている。

【0003】図5にMOS型半導体装置に強誘電体膜を 積層した構造の、不揮発性半導体メモリの一例を示す。 図5において、501はP型シリコン基板であり、50 2は素子分離用のLOCOS酸化膜、503はソースと なるN型拡散層であり、504はドレインとなるN型拡 散層である。505はゲート電極であり、506は層間 50 置の第1の実施例を示す主要工程断面図である。図1

2 絶縁膜である。507が強誘電体を用いた誘電体膜であ

り、下部電極508と上部電極509により挟まれ、キ ャパシタを構成している。510は第2層間絶縁膜であ り、511が配線電極である。

[0004]

【発明が解決しようとする課題】このように能動素子の 形成された半導体基板上に、能動素子と隣接するように 平面的なキャパシタを形成した構造では、最低でもひと つのキャパシタをひとつのメモリセル内におさめなけれ ばならず、キャパシタの面積がメモリセルの面積で決定 される。また、キャパシタの下部電極508、誘電体膜 507、上部電極509をそれぞれ形成するための工程 が追加され、コスト増大を招く。

【0005】また、下部電極508と上部電極509は 別個に形成されるので、下部電極508と誘電体507 との界面状態と、上部電極509と誘電体507との界 面状態とが異なり、電極にかける電圧の方向による、分 極等のキャパシタ特性の差異、すなわちキャパシタ特性 の非対称性が生じる。

【0006】そこで本発明はこのような課題を解決する もので、その目的とするところは、キャパシタの占有面 積を、同一容量を確保したまま縮小させ、あるいはメモ リセル以外の領域をキャパシタとして使用してキャパシ タの有効面積を稼ぐとともに、キャパシタ形成に伴う工 程増を削減し、また、キャパシタ特性の非対称性をなく すことによって、高性能・高密度な半導体装置を低コス トに提供することにある。

[0007]

【課題を解決するための手段】誘電体が二つの電極によ 成された同一半導体基板上に集積された半導体装置にお いて、前記二つの電極の有するキャパシタンスに寄与す る面のうち全て、もしくは一部が、半導体基板の主面と 垂直、もしくは垂直に近く配置されていることを特徴と する。

【0008】また、誘電体が二つの電極によって挟まれ た構造を有するキャパシタが、能動素子の形成された同 一半導体基板上に集積された半導体装置の製造方法にお いて、前記二つの電極となる薄膜を形成する工程と、前 40 記二つの電極を同時にエッチングする工程と、その後、 前記誘電体を形成する工程とを含むことを特徴とする。

【0009】また、誘電体が二つの電極によって挟まれ た構造を有するキャパシタが、能動素子の形成された同 一半導体基板上に集積された半導体装置において、前記 誘電体の全部、もしくは一部が、前記半導体基板上に形 成された配線層の、ボンディング・パッド以外の領域の 全部、もしくは一部を覆うことを特徴とする。

[0010]

【実施例】図1 (a)~(d)は本発明による半導体装

(e) および(f) は本発明による半導体装置の第1の 実施例を示す主要平面図である。まず、図1にしたが い、本発明の第1の実施例について説明する。ここでは 説明の都合上シリコン基板を用い、Nチャンネルトラン ジスタを用いた例につき説明する。

【0011】 (図1 (a)) 101はP型シリコン基板 であり、例えば20Ω·cmの比抵抗のウェハを用い る。102は素子分離用の絶縁膜であり、例えば、従来 技術であるLOCOS法により二酸化シリコン膜を60 00A形成する。103はトランジスタのソースとなる N型拡散層であり、例えばリンを80keV、5×10 15 c m-2イオン注入することによって形成する。104 はドレインとなるN型拡散層であり、103と同時に形 成する。105はゲート電極であり、例えばリンでドー プされたポリシリコンを用いる。106は第1層間絶縁 膜であり、例えば化学的気相成長(以下、CVDとす る)法によりリンガラスを4000A形成する。107 は配線電極であり、例えばタングステンを5000Aス パッタする。108は第2層間絶縁膜であり、例えばC VD法により二酸化シリコンを8000A形成する。こ の時、スピン・オン・グラス等を併用して十分に平坦化 することが望ましい。109はスルーホールの埋め込み プラグであり、例えばタングステンをCVD法によって 形成する。

【0012】110は本発明の趣旨による誘電体であり、例えばチタン酸ジルコン酸鉛(Pb(Ti0.6Zro.4)03)を2μmスパッタ法により形成し、フォト・リングラフィにより所定のパターンに形成する。この時、誘電体110の側壁がキャパシタの電極と接する面となるので、誘電体110の高さ、すなわち膜形成時の膜厚が大きい方がキャパシタの有効面積が大きくなる。また、誘電体110の幅がキャパシタの電極間隔となるので、できるだけ小さくすることが望ましい。また、キャパシタの電極は誘電体110の側壁にのみ形成するので、誘電体10はキャパシタの電極と配線層、あるいは拡散層とを接続する埋め込みプラグの近傍に形成されるのが望ましい。

【0013】(図1(b))次に、キャパシタの電極となる膜111として、例えば白金をスパッタ法により2000A形成する。

【0014】(図1(c))次に、異方性エッチングによって、全面エッチングを行なう。本実施例においては、例えば不活性ガスであるアルゴンをイオン・ソースとして用いたイオン・ビーム・エッチングを用いて、半導体基板101と垂直方向にビームを入射させ全面エッチングする。すると、異方性エッチングであるので、誘電体110の側壁はエッチングされずに電極112、及び113が残り、誘電体110近傍の埋め込みプラグ109とは自己整合的に接続される。また、本実施例においては不活性ガスを用いてエッチングしたので、キャパ50

4

シタの電極となる膜111のうち第2層間絶縁膜108 上の部位はエッチングされた後誘電体110の側壁に再 付着する。したがって、キャパシタの電極となる膜11 1の付きまわりが悪く、誘電体110の側壁部に十分に 堆積されていなかったとしても、再付着によって補填さ れるので、キャパシタの電極112、及び113は十分 な厚みをもって形成することができる。また、この時誘 電体110を、図1(e)や図1(f)に示すように、 閉曲線をもったパターンとしておけば、二つのキャパシ タ電極112、及び113を分離する工程は必要ない。 図1(e)および図1(f)において115は一方の電 極と配線層とを接続する埋め込みプラグである。

【0015】 (図1(d)) 最後にパッシベーション1 14として例えば窒化シリコン (SiN_x) をCVD法により 1μ m形成する。

【0016】以上をもって本発明の第1の実施例とする。

【0017】このように、キャパシタの誘電体111を 半導体基板101に垂直に形成し、その両側に二つの電 極を形成すれば、図5の従来の技術で示したような、半 導体基板に平行に配置した場合と比較して、同一の電極 面積、同一の電極間隔を取った場合、キャパシタの占有 面積を小さくすることができる。本実施例では、誘電体 107の高さを2μmとしたが、更に高くすることによって、キャパシタの占有面積を大きくすることができる。また、キャパシタの電極112と113を同時に、しかもフォトリングラフィ工程を必要とせずに形成するので、工程数を 削減することができ、また、電極と誘電体111との界 面状態は対称的であり、電極にかける電圧の方向による、分極、誘電率、誘電正接等のキャパシタ特性に差異 はなかった。

【0018】図2は本発明による半導体装置の第2の実施例を示す主要断面図である。図2にしたがい、本発明の第2の実施例について説明する。ここでも説明の都合上シリコン基板を用い、Nチャンネルトランジスタを用いた例につき説明する。

【0019】201はP型シリコン基板であり、例えば20Ω・cmの比抵抗のウェハを用いる。202は素子分離用の絶縁膜であり、例えば、従来技術であるLOCOS法により二酸化シリコン (SiO2) 膜を6000A形成する。203はトランジスタのソースとなるN型拡散層であり、例えばリンを80keV5×1015cm-2イオン注入することによって形成する。204はドレインとなるN型拡散層であり、203と同時に形成する。205はゲート電極であり、例えばリンでドープされたボリシリコンを用いる。206は第1層間絶縁膜であり、例えばCVD法によりリンガラスを4000A形成する。

【0020】207は本発明の趣旨によるキャパシタの

誘電体であり、例えば高誘電率のチタン酸ストロンチウム (SrTiO3) を幅 $0.5 \mu m$ 、高さ $2 \mu m$ に形成する。 208 及び 209 は本発明の趣旨によるキャパシタの電極であり、例えば白金を 200 00 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000

【0021】210は第2の層間絶縁膜であり、例えば、CVD法によって、二酸化シリコンを2000A形成する。211は配線電極であり、例えばアルミニウムを5000Aスパッタする。

【0022】以上をもって、本発明の第2の実施例とする。

【0023】このように、キャパシタの誘電体207を半導体基板201に垂直に形成し、その両側に二つの電極を形成すれば、図5の従来の技術で示したような、半導体基板に平行に配置した場合と比較して、同一の電極面積、同一の電極間隔を取った場合、キャパシタの占有面積を小さくすることができる。本実施例では、誘電体207の高さを 2μ mとしたが、更に高くすることによって、キャパシタの占有面積を大きくすることなく、キャパシタの電極208と209を同時に形成するので、電極と誘電体207との界面状態は対称的であり、電極にかける電圧の方向による、分極、誘電率、誘電正接等のキャパシタ特性に差異はなかった。

【0024】図3(a)~(d)は本発明による半導体装置の製造方法の実施例(以下、第3の実施例とする。)を示す主要工程断面図である。図3にしたがい、本発明の第3の実施例について説明する。ここでも説明の都合上シリコン基板を用い、Nチャンネルトランジス 30 夕を用いた例につき説明する。

【0025】(図3(a))301はP型シリコン基板であり、例えば20Ω・cmの比抵抗のウェハを用いる。302は素子分離用の絶縁膜であり、例えば、従来技術であるLOCOS法により二酸化シリコン膜を6000Å形成する。303はトランジスタのソースとなるN型拡散層であり、例えばリンを80keV、5×1015cm-2イオン注入することによって形成する。304はドレインとなるN型拡散層であり、303と同時に形成する。305はゲート電極であり、例えばリンでドーがされたポリシリコンを用いる。306は第1層間絶縁膜であり、例えばCVD法によりリンガラスを4000Å形成する。

【0026】(図3(b))次に、キャパシタの電極として、例えば白金をスパッタ法により 3μ m形成し、フォトリングラフィ技術によって、所望のパターンに形成する。

【0027】この時、電極307と308との間の距離がキャパシタの電極間隔となるので、キャパシタ容量を大きくするにはなるべく小さくすることが望ましい。本 50

6

実施例においては、電極307と308との間隔を1μmとした。また、電極307および308の膜厚がキャパシタの容量に寄与する面の一辺となるので、なるべく厚くすることが望ましい。

【0028】(図3(c))次に、誘電体309として、例えばチタン酸ジルコン酸鉛(Pb(Tio.6Zro.4)O3)をゾルーゲル法により形成する。この時、電極307と308との狭い隙間に誘電体309を充填する必要があるので、誘電体309の形成方法としては、ゾルーゲル法やCVD法等によることが望ましい。その後、誘電体309を600℃で焼結し、フォトリングラフィ技術を用いて、所望のパターンに形成する。フォトリングラフィを用いずに、全面エッチバックによって電極307及び308との隙間にのみ、誘電体309を残すことも可能である。

【0029】(図3(d))次に、第2の層間絶縁膜310として、例えば二酸化シリコンをCVD法により2000Å形成し、必要な箇所に開孔する。その後、配線電極311として例えばアルミニウムを 1μ m形成し、所望のパターンに形成する。

【0030】以上をもって、本発明の第3の実施例とする。

【0031】このように、電極307と308を同時に 形成することによって、キャパシタに必要な二つの電極 を、一度のフォトリングラフィによって形成することが できるので、製造工程を短縮することができる。また、 電極307と308を形成した後に誘電体309を形成 するので、誘電体309の配向性を、電極の配向性によって制御することが可能である。

【0032】図4は本発明による半導体装置の実施例 (以下、第4の実施例とする。)を示す主要断面図であ る。図4にしたがい、本発明の第4の実施例について説 明する。ここでも説明の都合上シリコン基板を用い、N チャンネルトランジスタを用いた例につき説明する。

【0033】401はP型シリコン基板であり、例えば 20Ω·cmの比抵抗のウェハを用いる。402は素子 分離用の絶縁膜であり、例えば、従来技術であるLOC OS法により二酸化シリコン膜を6000A形成する。 403はトランジスタのソースとなるN型拡散層であ り、例えばリンを 8 0 k e V 5 × 1 0 15 c m-2 イオン注 入することによって形成する。404はドレインとなる N型拡散層であり、403と同時に形成する。405は ゲート電極であり、例えばリンでドープされたポリシリ コンを用いる。406は第1層間絶縁膜であり、例えば CVD法によりリンガラスを4000A形成する。40 7は配線電極であり、例えばタングステンを 5 0 0 O A スパッタする。408は第2層間絶縁膜であり、例えば CVD法により二酸化シリコンを8000A形成する。 この時、スピン・オン・グラス等を併用して十分に平坦 化することが望ましい。409はスルーホールの埋め込

みプラグであり、例えばタングステンをCVD法によっ て形成する。

【0034】 410及び411は本発明の趣旨による、キャパシタの二つの電極であり、例えば白金をスパッタ法により 4μ m形成した後、410及び411を同時に、所望のパターンに形成する。412は本発明の趣旨によるキャパシタの誘電体であり、例えばチタン酸ジルコン酸鉛($Pb(Tio.6Zro.4)O_3$)をゾルーゲル法により形成し、500で焼結する。

【0035】以上をもって本発明の第4の実施例とする。

【0036】このように、誘電体412のキャパシタンスに寄与する部分を半導体基板401に垂直に形成したことによって、第1の実施例と同様に、キャパシタの占有面積を小さくすることができる。またさらに、誘電体412をキャパシタ部分だけでなく素子全体を覆うように形成したことによって、パッシベーションとしての効果が得られるので、パッシベーション形成にともなう工程を削減することができる。

[0037]

`ን.

【発明の効果】本発明によれば、キャパシタの誘電体のキャパシタンスに寄与する面を、半導体基板と垂直としたことにより、キャパシタの占有面積を小さくできるという効果を有する。

【0038】また、本発明によれば、キャパシタの二つの電極を、誘電体形成の前に、しかも同時に形成したことにより、キャパシタ形成に関する工程増を抑制でき、また、誘電体の結晶配向性を電極の配向性によって制御することができ、さらに、キャパシタの誘電率などの特性の印加電圧の方向による差異、すなわち非対称性を無 30 くすことができるという効果を有する。

【0039】また、本発明によれば、キャパシタの誘電体の一部をパッシベーションとしたことにより、工程数の削減を図ることができるという効果を有する。

【図面の簡単な説明】

【図1】 本発明の第1の実施例の半導体装置の、主要 工程断面図、及び平面図。

【図2】 本発明の第2の実施例の半導体装置の、主要 断面図。

【図3】 本発明の第3の実施例の半導体装置の製造方 40 法の、主要工程断面図。

【図4】 本発明の第4の実施例の半導体装置の、主要 断面図。

【図 5 】 従来の技術による、半導体装置の主要断面 図。

【符号の説明】

- 101 半導体基板
- 102 素子分離膜
- 103 ソース領域
- 104 ドレイン領域

105 ゲート電極

106 第1層間絶縁膜

107 配線電極

108 第2層間絶縁膜

109 埋め込みプラグ

110 誘電体

111 キャパシタ電極となる膜

112 キャパシタ電極

113 キャパシタ電極

10 114 パッシベーション

115 埋め込みプラグ

201 半導体基板

202 素子分離膜

203 ソース領域

204 ドレイン領域

205 ゲート電極

206 第1層間絶縁膜

207 誘電体

208 キャパシタ電極

20 209 キャパシタ電極

210 第2層間絶縁膜

2 1 1 配線電極

301 半導体基板

3 0 2 素子分離膜 .

303 ソース領域

304 ドレイン領域

305 ゲート電極

306 第1層間絶縁膜

307 キャパシタ電極

308キャパシタ電極309誘電体

310 第2層間絶縁膜

3 1 1 配線電極

401 半導体基板

402 素子分離膜

403 ソース領域

404 ドレイン領域

405 ゲート電極

406 第1層間絶縁膜

0 407 配線電極

408 第2層間絶縁膜

409 埋め込みプラグ

410 キャパシタ電極

411 キャパシタ電極

4 1 2 誘電体

501 半導体基板

502 素子分離膜

503 ソース領域

504 ドレイン領域

50 505 ゲート電極

8

第1層間絶縁膜 5 0 6

109

9

強誘電体膜 5 0 7

下部電極 5 0 8

107


上部電極 * 5 0 9

第2層間絶縁膜 5 1 0


配線電極 5 1 1


【図1】

106



【図2】








203 202 201

306

【図3】









【図4】

(e)



【図5】



【手続補正書】

1

【提出日】平成11年8月9日(1999.8.9)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

1

【補正方法】変更

【補正内容】

【発明の名称】 半導体装置

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 誘電体が二つの電極によって挟まれた構造を有するキャパシタが能動素子の形成された同一半導体基板上に集積された半導体装置において、

前記誘電体は、前記電極と挟まれることによって前記電極の第1の面に接するように設けられる第1の部位を有するとともに、前記電極の第1の面とは異なる第2の面にも接するように設けられる第2の部位を有することを特徴とする半導体装置。

【請求項2】 前記第1の部位と前記第2の部位とが略直角となるように配置されてなる事を特徴とする請求項1記載の半導体装置。

【請求項3】 誘電体が二つの電極によって挟まれた構造を有するキャパシタが能動素子の形成された同一半導体基板上に集積された半導体装置において、前記誘電体は、前記電極と挟まれることによって前記電極の第1の面に接するように設けられるとともに、前記電極の第1の面とは異なる第2の面にも接するように設けられてなることを特徴とする半導体装置。

【請求項4】 前記誘電体は、略丁字状に形成されてなる事を特徴とする請求項3記載の半導体装置。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】 0 0 0 1

【補正方法】変更

【補正内容】

[0001]

【産業上の利用分野】本発明は、主に、キャパシタを有する半導体装置、特に半導体記憶装置に関する。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】 0 0 0 7

【補正方法】変更

【補正内容】

[0007]

【課題を解決するための手段】本発明の半導体装置は、 誘電体が二つの電極によって挟まれた構造を有するキャパシタが能動素子の形成された同一半導体基板上に集積 された半導体装置において、前記誘電体は、前記電極と 挟まれることによって前記電極の第1の面に接するよう に設けられる第1の部位を有するとともに、前記電極の 第1の面とは異なる第2の面にも接するように設けられ る第2の部位を有することを特徴とする。また、上記内 容に加えて、前記第1の部位と前記第2の部位とが略直 角となるように配置されてなる事を特徴とする。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0008

【補正方法】変更

【補正内容】

【0008】一方、本発明の他の半導体装置は、 誘電体が二つの電極によって挟まれた構造を有するキャパシタが能動素子の形成された同一半導体基板上に集積された半導体装置において、前記誘電体は、前記電極と挟まれることによって前記電極の第1の面に接するように設けられるとともに、前記電極の第1の面とは異なる第2

の面にも接するように設けられてなることを特徴とす る。また、上記内容に加えて、前記誘電体は、略T字状 に形成されてなる事を特徴とする。

【手続補正6】

【補正対象書類名】明細書 【補正対象項目名】0009 【補正方法】削除